ФЭНДОМ


1. Термины и аббревиатуры2. Введение3. Обзор A64
4. Язык ассемблера A6440045. Набор инструкций A64
6. Наборы инструкций A32 и T32800880186
802868038680486
805180808086
ACPIAES-NIArchlinux
AssemblerBBSBIOS
BSDBochsCMOS
CR0CR2CR3
CR4CR8CRUX
DMIDragonFly BSDExpress OS
FASMFOS:PCIFOS:Главная страница
FSBFedoraFreeDOS
GCCGPLGUID-таблица разделов (GPT)
GdbGentoo LinuxHDD
I/O APICI8237AIAM1:Титульная страница
IAM:Глава 1IAM:Глава 2IAM:Глава 4
IAM:Глава 5IAM:Глава 6IAM:Титульная страница
ISAIntel Manual Part 1Intel Manual Part 3
Intel ManualsKolibriOSLPC
LZASMLinuxLocal APIC
MASMMMXNASM
OpenBSDPCIPCI BIOS
PCI IRQ Routing Table SpecificationPentium — Технический обзорPentium — Технический обзор/переверстано
Plug and PlayPofixQEMU
RTCReactOSSMI
SUSE LinuxSVGATrueBSD
UEFIVESAVGA BIOS
VGA режимыVMWare WorkstationVirtualBox
Visual C++WASMWatcom
Wiki разработчиков ОС:Авторское правоWiki разработчиков ОС:ОписаниеWiki разработчиков ОС:Портал сообщества
Wiki разработчиков ОС:СправкаWindowsWindows Vista
Windows XPXENXSystem:Главная страница
YASMАбстрагирование (виртуализация) ресурсовАдресация CHS
Адресация LBAАрхитектура ARMАрхитектура ARMv8
Архитектура IA-32Архитектура IBM System/360Архитектура MIPS
Архитектура ядраАссемблер как средство разработки ОСАтрибуты защищаемой памяти в A- и R-профилях
Атрибуты областей памяти в A- и R-профиляхАтрибуты памяти в A- и R-профиляхБайт-код
Блок управления системой в M-профилеБуфер быстрой переадресации в A- и R-профиляхВарианты архитектуры в M-профиле
ВидеоадаптерыВиртуальный адресВключение и отключение MPU в A- и R-профилях
Включение линии A20Гибридное ядроГлавная
Главная загрузочная запись (MBR)ДескрипторыДиски и файловые системы
Загрузка компьютераЗачем разрабатывать ОС?Защищённый режим
Иерархия памяти в A- и R-профиляхИнструкции B, BL (ARM)Инструкция BLX типа 1 (ARM)
Инструкция BLX типа 2 (ARM)Инструкция BXJ (ARM)Инструкция BX (ARM)
Инструкция CPS (Thumb)Инструкция SVC (ARM)Инструментальные средства
ИнтерпретаторИстория развития системы командИсходный код:Поиск HDD и CD
Карта распределения памятиКарта распределения памяти в M-профилеКлавиатура
Кодирование командКоды условий (ARM)Команды обработки данных (ARM)
Команды переходов (ARM)Команды по версиям архитектуры (ARM)Компилятор
Контроллер интерфейса PS/2Контроллер прерываний NVICКонтроллер прямого доступа к памяти
Конфигурирование устройств PCIКэш-память в A- и R-профиляхЛинейный адрес
Логическая структура памяти в A- и R-профиляхЛогический адресМикроконтроллеры
МикроядроМногозадачная ОСМногозадачность
Модели памятиМодульное ядроМонолитное ядро
Монопольный доступ к памяти в A- и R-профиляхНаноядроНачальная загрузка компьютера
Наш взгляд:OpenBSDОбласть верхней памятиОбработка исключений в A- и R-профилях
Обработка исключений в M-профилеОбщие положенияОбщие сведения об архитектуре ARM
Однозадачная ОСОперации обслуживания TLB в A- и R-профиляхОперации обслуживания кэша в A- и R-профилях
Описание сигналов шины PCIОпределение объёма памятиОтказы MMU в A- и R-профилях
Отказы MPU в A- и R-профиляхОтладочные регистры в M-профилеПамять (ARM)
Подсистема памяти в A- и R-профиляхПорт 60hПорт 64h
Порты 0CF8h–0CFBhПорты 0CFCh–0CFFhПорядок доступа к памяти в A- и R-профилях
Последовательность доступа к виртуальной памяти в A- и R-профиляхПоследовательность доступа к защищаемой памяти в A- и R-профиляхПостоянное запоминающее устройство
Почему, не работает загрузчик?Практика разработкиПреобразование виртуальных адресов в A- и R-профилях
Программирование интервального таймераПрограммирование контроллера прерыванийПрограммируемый интервальный таймер
Программируемый контроллер прерыванийПространство управления системой в M-профилеПроцесс загрузки
Процессор с плавающей запятой (ARM)Прочие регистры SCS в M-профилеРазрабатываем ОС на Forth
Разрабатываем ОС на Си++Разрабатываемые ОСРасширенный дисковый сервис (EDD)
Реальный режимРегистр 0 сопроцессора управления системой CP15 (ARM)Регистр 10 сопроцессора управления системой CP15 (ARM)
Регистр 13 сопроцессора управления системой CP15 (ARM)Регистр 1 сопроцессора управления системой CP15 (ARM)Регистр 2 сопроцессора управления системой CP15 (ARM)
Регистр 3 сопроцессора управления системой CP15 (ARM)Регистр 5 сопроцессора управления системой CP15 (ARM)Регистр 6 сопроцессора управления системой CP15 (ARM)
Регистр 8 сопроцессора управления системой CP15 (ARM)Регистр флаговРегистры FPU (ARM)
Регистры MMU в A- и R-профиляхРегистры MPU в A- и R-профиляхРегистры общего назначения
Регистры общего назначения (ARM)Регистры состояния (ARM)Регистры состояния в A- и R-профилях
Регистры состояния и управления в M-профилеРегистры управления FPU в M-профилеРежим IA-32e
Режим виртуального процессора 8086Режим совместимостиРежим управления системой
Режимы процессора в A- и R-профиляхРежимы процессора в M-профилеСброс в M-профиле
СегментСегментные дескрипторыСегментные регистры
Система команд ARMСистема команд ARM по группам командСистемная архитектура A- и R-профилей
Системный таймер SysTickСлово состояния машиныСоздание загрузочного компакт-диска
Сопроцессор управления системой CP15 (ARM)Стандартная памятьСтраница
Существующие ОССуществующие архитектурыТаблица глобальных дескрипторов
Таблица локальных дескрипторовТаблица разделовТаблицы дескрипторов
Таблицы переадресации в A- и R-профиляхТекущие событияТеория ОС
Тесно связанная память в A- и R-профиляхТрансляторУказатель инструкции
Улучшенный программируемый контроллер прерыванийУнаследованные режимыУниверсальный контроллер прерываний (GIC)
Управление доступом для виртуальной памяти в A- и R-профиляхУправление доступом к защищаемой памяти в A- и R-профиляхУправление памятью в реальном режиме
Устройство ПКУстройство защиты памяти в A- и R-профиляхУстройство защиты памяти в M-профиле
Устройство управления памятью в A- и R-профиляхФайловая система ADFSФайловая система Ext2
Файловая система FATФайловая система Joliet (расширение ISO 9660)Файлы и файловые системы
Физический адресФиксация элементов TLB в A- и R-профиляхФункционирование шины PCI
Частые вопросыЧтение конфигурационного регистра PCI-устройстваЧто такое операционная система?
ЭкзоядроЭкзоядро: Архитектура Операционной Системы для Управления Ресурсами Прикладным УровнемЭмуляторы
Эффективный адресЯзык ассемблера
Файл:10034.pngФайл:10035.pngФайл:10036.png
Файл:10037.pngФайл:10038.pngФайл:10039.png
Файл:10041.pngФайл:10042.pngФайл:ARM7 CP15 R0-0.png
Файл:ARM8+ CP15 R0-0.pngФайл:ARM A&R profiles PSR.pngФайл:ARM APSR.png
Файл:ARM CID registers.pngФайл:ARM CP15 R0-1.pngФайл:ARM CP15 R0-2.png
Файл:ARM CP15 R0-3.pngФайл:ARM CP15 R0 PMSAv6.pngФайл:ARM CP15 R1-0.png
Файл:ARM CP15 R1-2.pngФайл:ARM CP15 R10.pngФайл:ARM CP15 R2 PMSAv5.png
Файл:ARM CP15 R3.pngФайл:ARM CP15 R3 PMSAv5.pngФайл:ARM CP15 R5 PMSAv5.png
Файл:ARM CP15 R5 PMSAv6.pngФайл:ARM CP15 R6 PMSAv5.pngФайл:ARM Instruction Formats.png
Файл:ARM M-profile AIRCR.pngФайл:ARM M-profile BFAR.pngФайл:ARM M-profile BFSR.png
Файл:ARM M-profile CCR.pngФайл:ARM M-profile CFSR.pngФайл:ARM M-profile CPACR.png
Файл:ARM M-profile CPUID register.pngФайл:ARM M-profile DFSR register.pngФайл:ARM M-profile DHCSR register.png
Файл:ARM M-profile FPCAR.pngФайл:ARM M-profile FPCCR.pngФайл:ARM M-profile FPDSCR.png
Файл:ARM M-profile HFSR.pngФайл:ARM M-profile ICSR.pngФайл:ARM M-profile ICTR.png
Файл:ARM M-profile MMFAR.pngФайл:ARM M-profile MMFSR.pngФайл:ARM M-profile NVIC IABR.png
Файл:ARM M-profile NVIC ICER.pngФайл:ARM M-profile NVIC ICPR.pngФайл:ARM M-profile NVIC IPR.png
Файл:ARM M-profile NVIC ISER.pngФайл:ARM M-profile NVIC ISPR.pngФайл:ARM M-profile SCR.png
Файл:ARM M-profile SHCSR.pngФайл:ARM M-profile SHPR1.pngФайл:ARM M-profile SHPR2.png
Файл:ARM M-profile SHPR3.pngФайл:ARM M-profile STIR.pngФайл:ARM M-profile SYST CALIB.png
Файл:ARM M-profile SYST CSR.pngФайл:ARM M-profile SYST CVR.pngФайл:ARM M-profile SYST RVR.png
Файл:ARM M-profile UFSR.pngФайл:ARM M-profile VTOR.pngФайл:ARM M profile PSR.png
Файл:ARM PID registers.pngФайл:ARMv6-M and ARMv7-M context saving with FPU.pngФайл:ARMv6-M and ARMv7-M context saving without FPU.png
Файл:ARMv6-M and ARMv7-M special-purpose mask registers.pngФайл:ArchitectureOverview.jpgФайл:B,BL (ARM).png
Файл:BLX 1 (ARM).pngФайл:BLX 2 (ARM).pngФайл:BXJ (ARM).png
Файл:BX (ARM).pngФайл:Bits.jpgФайл:Bits.png
Файл:CR0.jpgФайл:CR2.jpgФайл:CR3.jpg
Файл:CR4.jpgФайл:Components.jpgФайл:Components.png
Файл:Cortex-M1 ACTLR.pngФайл:Cpuid.jpgФайл:Cpuid.png
Файл:EFLAGS.jpgФайл:FCLogo.pngФайл:Fos-logo.png
Файл:G45-dos-legacy-address-range.pngФайл:G45-main-memory-address-range.pngФайл:G45-pci-memory-address-range.png
Файл:G45-system-address-ranges.pngФайл:Gentoo.pngФайл:Gpt.png
Файл:Hello.pngФайл:InstructionCoding.pngФайл:Library.png
Файл:Open.watcom.logo.150x50.pngФайл:PCI 2 3 fig 3 1.pngФайл:PCI 2 3 fig 3 10.png
Файл:PCI 2 3 fig 3 11.pngФайл:PCI 2 3 fig 3 12.pngФайл:PCI 2 3 fig 3 13.png
Файл:PCI 2 3 fig 3 14.pngФайл:PCI 2 3 fig 3 2.pngФайл:PCI 2 3 fig 3 5.png
Файл:PCI 2 3 fig 3 6.pngФайл:PCI 2 3 fig 3 7.pngФайл:PCI 2 3 fig 3 8.png
Файл:PCI 2 3 fig 3 9.pngФайл:PCI 2 3 fig 6 1.pngФайл:PCI 3 fig 3-15.png
Файл:PS2 dev-to-host.jpgФайл:PS2 dev-to-host.pngФайл:PS2 dev-to-host 15h.jpg
Файл:PS2 host-to-dev.jpgФайл:PS2 host-to-dev.pngФайл:PS2 host-to-dev 15h.jpg
Файл:SUSE-logo.pngФайл:SWI (ARM).pngФайл:SegmentRegister.jpg
Файл:Thumb CPS T1.pngФайл:Thumb CPS T2.pngФайл:WindowsVistaLogo.png
Файл:Загрузчик (MBR - с нуля) - часть 1Файл:Кодирование инструкций обработки данных (ARM).pngФайл:Логотип FreeDOS.png
Файл:Преобразование адресов в секциях ARM.pngФайл:Регистр 13 сопроцессора CP15 (Context ID, ARM).pngФайл:Регистр 13 сопроцессора CP15 (FCSE PID, ARM).png
Файл:Рисунок 6 1.pngФайл:Рисунок 6 2.pngФайл:Рисунок 6 3.png
Файл:Рисунок 6 4.pngФайл:Система адресации ext2.pngФайл:Старый формат записи таблицы переадресации первого уровня ARM.jpg
Файл:Том 3 рис 4.1.gifФайл:Том 3 рис 4.10.gifФайл:Том 3 рис 4.11.gif
Файл:Том 3 рис 4.12.gifФайл:Том 3 рис 4.2.gifФайл:Том 3 рис 4.3.gif
Файл:Том 3 рис 4.4.gifФайл:Том 3 рис 4.5.gifФайл:Том 3 рис 4.6.gif
Файл:Том 3 рис 4.7.gifФайл:Том 3 рис 4.8.gifФайл:Том 3 рис 4.9.gif
Файл:Том 4 рис 4.1.gifФайл:Формат записи грубой таблицы переадресации второго уровня без подстраниц (ARM).pngФайл:Формат записи грубой таблицы переадресации второго уровня с подстраницами (ARM).png
Файл:Формат записи таблицы переадресации первого уровня с включенными подстраницами ARM.jpgФайл:Формат записи таблицы переадресации первого уровня с выключенными подстраницами ARM.jpgФайл:Формат записи тонкой таблицы переадресации (ARM).png
Файл:Формат регистра DFSR (ARM).pngФайл:Формат регистра IFSR (ARM).pngФайл:Формат регистра TTBR (ARM).png
Файл:Формат регистра TTBСR (ARM).pngФайл:Формирование адреса записи таблицы переадресации первого уровня (ARM).pngФайл:Формирование адреса строки «грубой» таблицы переадресации второго уровня (ARM).png
Файл:Формирование адреса строки тонкой таблицы второго уровня (ARM).pngФайл:Формирование адреса ячейки большой страницы (ARM).pngФайл:Формирование адреса ячейки крошечной страницы (ARM).png
Файл:Формирование адреса ячейки малой страницы (ARM).pngФайл:Фото0650.jpg